

概述

SPD1179 是旋智针对汽车应用推出的一颗高度集成的片上系统（SOC）微控制器，内置 32 位高性能 ARM Cortex-M4F 内核，最高 100MHz 的软件可编程时钟频率，32KB SRAM，128KB 嵌入式 FLASH，1KB 基于 128KB FLASH 软件模拟的 EEPROM，丰富的增强型 I/O 和外设资源。此外还提供了 13 位 ADC，1 路差分 and 1 路单端可编程增益运放，4 个增强型 PWM 模块，3 个通用 32 位定时器以及 2 个 UART（硬件支持 LIN）、2 个 SPI、1 个 I2C 和 1 个 CAN 等通信接口。

SPD1179 采用 48 脚或 56 脚的可润湿侧翼 QFN 封装，支持 5.5V~40V 单电源供电，内部集成电源管理模块，支持睡眠模式和停止模式以降低功耗，集成了级联式电荷泵和电流型三相桥预驱，也集成了 LIN 收发器，所支持的工作结温为 -40 ~ +150 °C。它能驱动有刷、无刷电机，有集成度高、可靠性高、器件成本低等优点。

SPD1179 是汽车电子领域电机控制应用的理想平台，已被广泛应用于车窗、天窗控制、座椅、电滑门、雨刮、后视镜、尾门、激光雷达、油泵、水泵、热管理、空调压缩机、鼓风机、电子风扇、风门等。这份文档集中讨论 SPD1179 在电路设计中经常遇到的问题，并且推荐一些实用电路。

目录

1	SPD1179 周边元件选取	8
1.1	调试和下载接口电路	10
1.1.1	TRSTn	10
1.1.2	GPIO5/BOOT	10
1.1.3	XRSTn	11
1.2	外部晶振输入电路	11
1.3	VBAT（MCU）部分电源管理外围电路	12
1.3.1	VBAT 外围电路	13
1.3.2	DVDD5、DVDD33、VCAP12 电容	14
1.3.3	DVDD5EXT 电容	14
1.4	预驱芯片电荷泵部分外围电路	15
1.4.1	电荷泵飞跨电容 CF0、CF1 和电荷泵稳压电容 Cvcp	15
1.4.2	VBATCP 外围电路	17
1.4.3	VBATM 外围电路	17
1.4.4	电荷泵带载能力和能够驱动的外部 MOSFET Qg 大小	17
1.5	预驱芯片连接到三相桥 MOSFET 电路	18
1.5.1	电阻采样输入电路	19
1.6	LIN 接口电路	19
1.7	MON 接口电路	21
1.8	SPD1179 IO 口的使用注意事项	21
1.8.1	IO 口默认上下拉问题	21
1.8.2	IO 口内部集成上下拉钳位二极管	21
1.8.3	芯片睡眠模式下 IO 口上的高压会产生静态功耗	22
2	SPD1179 应用推荐电路	23
2.1	SPD1179 电源输入滤波和高边防反接电路	23
2.2	SPD1179 系统过压保护策略	23
2.3	SPD1179 Vds 保护和采样电阻硬件比较器过流保护	24
2.3.1	Vds 保护功能设置	24
2.3.2	采样电阻硬件比较器过流保护	25
2.4	VDD5EXT 的打开方法	26
2.5	预驱芯片引脚承受负压的原理与规避措施	26
3	SPD1179 芯片结温计算和实际系统散热注意事项	28
3.1	芯片结温计算公式	28
3.2	SPD1179 芯片功耗计算公式	28

3.2.1	VBAT 部分功耗	28
3.2.2	VBATCP 部分功耗	29
3.3	芯片结环热阻数据测量和计算	29
3.4	SPD1179 自研水泵温升计算和实测示例	30
3.5	改善系统散热的措施和过温保护	31
3.5.1	改善 SPD1179 系统散热情况	31
3.5.2	利用芯片内部温度传感器进行结温测量和过温保护	31
4	SPD1179 芯片 PCB Layout 注意事项	32
4.1	缩短下桥 S 极到采样电阻再到母线电容的功率路径布局	32
4.2	其他 Layout 注意事项	33
5	SPD1179 芯片使用 EMC 注意事项	34
5.1	LIN 通讯 EMC 对策	34
5.2	SPD1179 内部展频功能	34
5.3	调整功率 MOSFET 开关速度解决高频噪声	34
5.4	电机定子接地或者金属壳体接地	34
5.5	其他 EMC 提示	34
6	SPD1179 芯片焊接注意事项	35

图片列表

图 1-1: SPD1179 功能框图	8
图 1-2: SPD1179 应用框图	9
图 1-3: SPD1179 推荐的调试和下载接口电路	11
图 1-4: 外部无源晶振输入电路	12
图 1-5: SPD1179 电源架构框图	12
图 1-6: SPD1179 电源上电时序	13
图 1-7: SPD1179 电流型预驱结构框图	15
图 1-8: SPD1179 两级电荷泵简化系统框图	16
图 1-9: VBATCP/VCP/VBATM 外部电路	17
图 1-10: 三相桥驱动部分外部参考电路	19
图 1-11: SPD1179 从机端 LIN 接口推荐电路	20
图 1-12: SPD1179 主机端 LIN 接口推荐电路	20
图 1-13: MON 模块框图	21
图 1-14: SPD1179 IO 口内部上下拉钳位二极管框图	22
图 2-1: SPD1179 推荐电源输入滤波电路	23
图 2-2: SPD1179 预驱外部 MOSFET Vds 过压保护功能框图	24
图 2-3: SPD1179 采样电阻配置比较器硬件过流保护功能框图	25
图 3-1: SPD1179 芯片散热模型	28
图 4-1: 缩短下桥 S 极到采样电阻再到母线电容走线距离示意图	32
图 4-2: 缩短下桥 S 极到采样电阻再到母线电容走线长度 PCB 示例	33

表格列表

表 1-1: SPD1179 片上 MCU 调试接口引脚定义.....	10
表 1-2: 调试接口定义	10
表 1-3: SPD1179 芯片电源域去耦合电容推荐值	14
表 1-4: 主从机设计参数	20
表 1-5: 主机端上拉电阻与导线间电容对应关系	21
表 6-1: SPD1179 芯片内部电阻测量对照表	35
表 6-2: SPD1179 芯片内部二极管特性测量对照表	36

版本历史

版本	日期	作者	状态	变更
A/0	2023-09-01	Delin.gong, Shuo.xu	Outdated	首次发布。
A/1	2023-12-15	Delin.gong, Shuo.xu	Outdated	- 增加了特殊强调的注意段落。 - 增加了 2.2,2.3,2.4,4,5 章节。 - 更新图 1-2。
C/0	2024-03-13	Delin.gong	Outdated	- 更新 1.6 和 5.1 节 LIN 推荐电路相关描述。 - 图 2-1 更新。 - 第三章芯片结温计算重新编写，丰富了内容。 5.2 节增加了 VDD5 去耦合电容回路阻抗尽量小的描述。 - 调整 1.4.3 和 1.5.1 节。 - 增加 2.4 节。 - 修改 1.5 节 C_{gs} 外部电容选取原则描述。 - 调整 2.2 节软件母线电压过压保护值范围。 - 调整 5.2 节描述。
C/1	2024-03-21	Delin.gong	Outdated	- 修改 1.3.2 DVDD33 外围电容推荐为 4.7μF。 1.3.3 注意增加了 VDD5EXT 如果不使用，需要在外部增加 100R-1K 的负载电阻。 - 修改 4.2 节 VBAT 和 VBATCP PCB 走线引出位置描述。 - 图 1-2 外围电路框图修改。
C/2	2024-07-24	Rihua.zhou	Released	- 修改第 1.3.1 注意 EEROM 写一个 Word 耗时为 42μs。 - 增加表 1-3 中 DVDD5 和 DVDD5EXT 去耦合电容耐压值选择。 - 调整第 1.6 节描述。 - 调整第 6 节阻抗和二极管特性对照表。


术语或缩写

术语或缩写	描述

1 SPD1179 周边元件选取


如图 1-1，可以看出 SPD1179 芯片内部主要包含 MCU 和 High Voltage 两大部分。MCU 部分包括所有的外设模块，按功能分类主要包括：ARM 调试接口模块、3.3V IO 模块、5V IO 模块、晶振模块、ADC 采样模块、监控与保护模块。High Voltage 部分主要包含：电源管理模块、MON 唤醒模块、LIN 通讯收发器模块、两级电荷泵模块、三相桥驱动模块。本章节主要从芯片各功能模块的周边元件选取方法进行讲解。

图 1-1: SPD1179 功能框图



如图 1-2，给出了 SPD179 基本的外围电路框图和推荐的器件选型值，如无特殊需求请按照图中推荐的参数搭建 SPD1179 应用的外围电路。

图 1-2: SPD1179 应用框图



接下来详细讲解 SPD1179 应用框图中的每个模块外围器件参数选取准则，主要包含以下部分：

- 调试和下载接口电路
- 外部晶振输入电路
- **VBAT（MCU）部分电源管理外围电路**
- 预驱芯片电荷泵外围电路
- 预驱芯片三相桥驱动外围电路和单电阻采样单路
- **LIN 接口电路**
- **MON 接口电路**
- **IO 口的使用注意事项**

1.1 调试和下载接口电路

SPD1179 调试接口为 ARM SWJ-DP 接口，是标准的 ARM CoreSight 调试接口，包括 JTAG-DP 接口（5 个引脚）和 SW-DP 接口（2 个引脚）。SPD1179 也可以通过软件关闭调试接口。调试功能接口引脚定义见 [表 1-1](#)。

表 1-1: SPD1179 片上 MCU 调试接口引脚定义

SWJ-DP 端口 引脚名	JTAG 调试接口		SW 调试接口		说明
	类型	调试功能	类型	调试功能	
GPIO15/ TDI/5V	输入	JTAG 数据 输入	-	-	当 TRSTn 为高，调试功能打 开，引脚定义见 下表 1-2 。
GPIO16/ TDO/5V	输出	JTAG 数据 输出	-	-	当 TRSTn 为高，调试功能打 开，引脚定义见 下表 1-2 。
GPIO17/ TMS/SWD/5V	输入	JTAG 模式 选择	输入/输 出	串行数据 输入/输出	当 TRSTn 为高，调试功能打 开，引脚定义见 下表 1-2 。
GPIO18/ TCK/SWCK/5V	输入	JTAG 时钟	输入	串行时钟	当 TRSTn 为高，调试功能打 开，引脚定义见 下表 1-2 。
TRSTn/5V	输入	JTAG 模块 复位	-	-	JTAG 复位引脚。

1.1.1 TRSTn

TRSTn 引脚在芯片内部没有默认的上下拉功能，必须要通过外部电路配置为上拉到 VDD5 或者下拉到 GND。当 TRSTn 外部上拉到 VDD5 时，芯片调试功能打开，上述调试口 GPIO15~18 的功能如 [表 1-2](#) 所示。当 TRSTn 被外部电路下拉到 GND 后，芯片调试功能关闭，GPIO15~18 作为普通 IO 口，芯片无法烧录无法调试。

表 1-2: 调试接口定义

引脚	串行线调试模式 (开启 SWV ^[1])	串行线调试模式 (关闭 SWV ^[2])	JTAG 模式 ^[3]
GPIO15	用户软件配置的功能	用户软件配置的功能	TDI
GPIO16	SWV	用户软件配置的功能	TDO
GPIO17	SWD	SWD	TMS
GPIO18	SWCK	SWCK	TCK

[1] 芯片上电之后的默认状态，GPIO15 作为通用 IO 口，GPIO16 作为 SWV 功能。

[2] 添加此代码：CoreDebug->DEMCR &= ~(1UL<<24)，GPIO15、GPIO16 可作为通用 IO 口。

[3] 添加此代码：SYSTEM->DBGIFCTL = 1; //开启 JTAG 模式。

1.1.2 GPIO5/BOOT

SPD1179 通过 GPIO5/BOOT/5V（芯片内部默认下拉到 GND）引脚在芯片上电复位（Power On Reset，POR）后的引脚电平状态可以选择程序的两种跳转启动方式：

- BOOT 引脚在上电复位时为低，SPD1179 程序从内部 Flash 开始运行；
- BOOT 引脚在上电复位时为高，SPD1179 程序进入 ISP 模式，此时 GPIO10 被配置为 UART_TXD 功能；GPIO11 被配置为 UART_RXD 功能。

GPIO5/BOOT/5V 引脚也可以被配置为通用 IO 口功能，此时需要格外注意芯片在上电复位（POR 释放）时刻此引脚的电平状态必须为低，确保芯片能够进入 Flash 开始运行程序，且只推荐作为输出 IO 功能。

一般情况下推荐客户在板子上将 GPIO5/BOOT/5V 引脚通过 10K 欧姆电阻下拉到地，此时芯片在上电复位之后将会跳转到 Flash 开始执行程序。将 TRSTn/5V 通过 10K 欧姆电阻上拉到 DVDD5，此时芯片调试功能打开，GPIO15、GPIO16 可以作为通用 IO 口使用，GPIO17、GPIO18 分别作为 SWD、SWCK 调试引脚。


1.1.3 XRSTn

SPD1179 的 XRSTn 引脚是芯片的全局复位引脚，低电平时复位芯片所有功能模块。XRSTn 引脚在芯片内部有除颤电路，可设置 500us~4ms 的低电平除颤时间，XRSTn 低电平超过这个时间芯片才会产生有效复位。另外，当 XRSTn 的有效低电平持续时间大于 5s 时，将进一步触发所有电源模块的复位，相当于重新上电复位。

SPD1179 除了有引脚复位，内部还有上电复位（POR）机制，保证芯片的上电时序，所以一般不需要用到 XRSTn 复位的功能。一般推荐 XRSTn 引脚放置 100nF 对 GND 去耦合电容，且靠近芯片放置。

如下图 1-3 展示了 SPD1179 调试和下载接口推荐电路图，如无特殊需求请按照此推荐电路图设计。

图 1-3: SPD1179 推荐的调试和下载接口电路



注意： 关于芯片在板量产烧录，有两种量产烧录方式：


- 1、比较推荐的烧录方式为，直接给芯片 VBAT 上电（5V 以上），然后通过 SWD、SWCK 接口进行烧录。
- 2、在芯片 VDD5 引脚提供 5.5V 电压（建议采用旋智提供的烧录器或者旋智推荐的第三方烧录器），然后通过 SWD、SWCK 接口进行烧录。

1.2 外部晶振输入电路

SPD1179 芯片内部有两个 RC 振荡器，RCO0 为出厂校准的 32MHz 内部 RC 时钟（全温度范围内时钟频率误差 ±1.5%），可作为 PLL 的输入；RCO1 为 32M 内部 RC 时钟，是安全备份时钟。XO 为外部无源晶振或者外部有源晶振输入的时钟。PLL 锁相环能够提供高达 100MHz 的内部时钟。对于大多数时钟频率要求不高的场合，可直接采用芯片内部 RCO0 时钟。

对于需要使用 CAN 通讯等实时性要求很高的场合，则需要外加无源晶振。外部晶振输入电路示意图如图 1-4，芯片内部集成了 1M 欧姆的反馈电阻，只需要外加无源晶振和两个负载电容，外加的无源晶振频率为 4~56MHz、负载电容 12pF~27pF，晶振电容的选择请参考晶振供应商推荐，或者通过晶振起振测试来确定。不同的外部晶振需要软件设置 PLL 不同的输入分频比，详见《RC-034-2308001_SPD1179_技术参考手册》第 3.7 节。使用外部无源晶振请务必调用我们的 SDK 函数，或者参考 Demo 例程。

图 1-4: 外部无源晶振输入电路




1.3 VBAT（MCU）部分电源管理外围电路

如图 1-5 为 SPD1179 的 MCU 控制部分电源架构框图。SPD1179 的 MCU 和控制部分运行仅需要从 VBAT 提供 5.5V~40V 的单电源，然后利用内部级联 LDO 从 VBAT 产生 DVDD5 电源（5V，80mA），从 DVDD5 产生 DVDD33 电源（3.3V，50mA），从 DVDD33 产生内核供电电源 VCAP12（1.2V，40mA）。同时芯片内部还另外集成了一个独立的 LDO 从 VBAT 产生 DVDD5EXT（5V，40mA）供给外部传感器使用。

- 注意：**
- 1、外部 CAN 收发器芯片需要使用外置 LDO 供电。
 - 2、芯片 DVDD5 和 DVDD33 是给芯片内部供电电源，不建议给外部负载供电；如果必须使用，请评估外部负载需求电流的大小，将外部输出电流控制在 2mA 以内，且需考虑外部负载是否会发生短路或者过压等极限情况，以免影响 MCU 的正常运行。另外，芯片在 Stop 模式下，5V、3.3V、1.2V 的驱动能力很弱，只有 2~3mA 左右，仅能驱动内部的电路，此时是无法对外部电路供电的。
 - 3、外部供电建议使用 VDD5EXT。

SPD1179 内部的电源管理模块（PMU），控制所有的电源产生和供电模式的切换，共有三种电源模式通过软件状态机控制，分别为 Active Mode、Stop Mode、Sleep Mode。请注意 Stop 模式下，5V、3.3V、1.2V LDO 进入低功耗模式，不具备对外输出电流能力。Sleep 模式下，5V、3.3V、1.2V 输出被关断到 0V。关于这三种电源模式的功能与切换、芯片从 Sleep 或 Stop 状态的唤醒逻辑，详见《RC-034-2308001_SPD1179_技术参考手册》第 2.2 节。

图 1-5: SPD1179 电源架构框图




SPD1179 内部有集成上电复位模块，可以保证芯片的各个电源上电时序符合要求。如图 1-6 所示。图 1-6(a)展示了典型情况的上电序列。典型情况指的是结温为 50 摄氏度，LDO 负载电

容为 2.2 μ F，芯片批次为典型批次。当 VBAT 上电时，DVDD5 和 DVDD33 都跟随 VBAT 上电。VCAP12 跟随 VDD33 上电。MCU 核心逻辑 PORn 释放的条件是 VBAT 上升到 4.8V 持续 1.7ms，VCAP12 上升到 0.8V 持续 0.5ms。在 PORn 释放后，SPD1179 进入活动模式。

最坏情况的上电序列显示如图 1-6(b) 中。最坏情况指的是结温为 150 摄氏度，LDO 负载电容为 4.7 μ F，芯片批次为最慢批次。当 VBAT 上升到 4.8V 后，经过 2.55ms 的稳定时间，DVDD5 开始上电。当 DVDD5 上升到 4V 后，DVDD5 准备就绪，触发 DVDD33 和 VCAP12 上电。当 VCAP12 上升到 0.8V 后，经过 0.75ms，MCU 核心逻辑 PORn 被释放。SPD1179 进入活动模式。

图 1-6: SPD1179 电源上电时序



由于 SPD1179 的单电源设计，大大简化了电源部分外围电路的设计，只需要在相应的电源管脚和 GND (EPAD) 之间就近增加去耦合电容即可，即要在芯片引脚 VBAT、DVDD5、DVDD33、VCAP12、DVDD5EXT 和 GND (EPAD) 之间在靠近芯片引脚位置增加去耦合电容，容值选型如下分析。

1.3.1 VBAT 外围电路

VBAT 是 SPD1179 电源输入引脚，通过内部级联 LDO 生成 MCU 和内部逻辑控制供电电源，推荐在电源输入管脚增加 2.2 μ F/50V+100nF/50V 的去耦合陶瓷电容，降低输入电源纹波。

注意： 在一些需要掉电存储 EEROM 的应用中，VBAT 引脚会放置一个大容量的电解电容，电解电容容量根据以下信息确定：①SPD1179 预驱停止只有 MCU 运行消耗电流约 40mA，对应写 EEROM 之间的等待时间，②软件进行降频处理，100M 主频降低到 24M，同时关闭 ADC 模块，只保留写 EEROM 的相关模块，此时芯片的消耗电流约 20mA，③SPD1179 在 EEROM 写 1 个 Word 耗时为 42 μ s。更详细的写 EEROM 方法请参考《SPD1179 EEROM 使用指南》。

如上图 1-2 所示，芯片 VBAT 供电一般都用一个独立的防反二极管进行供电，不共用主功率防反接 MOSFET，因为在外输入电源突然断电的时候，因为电机旋转产生的功率消耗，会使直流母线电压快速跌落下去，VBAT 因为使用了单独的防反二极管供电，所以 VBAT 端口电压不会快速跌落。

芯片的 VBAT 供电的取电位置建议放在电源端口输入的 CLC 滤波电路后面，在主功率防反接 MOSFET 的前面，PCB 引出线位置在滤波电容的正极，远离开关噪声较大的位置，DEMO 板就是采用这种连接方式。

1.3.2 DVDD5、DVDD33、VCAP12 电容

DVDD5 推荐外加 2.2uF+100nF 的去耦合陶瓷电容，最低耐压建议为 10V，DVDD5 端口电容取值范围为 2.2uF~4.7uF。

DVDD33 推荐外加 4.7uF+100nF 的去耦合陶瓷电容，最低耐压建议为 10V。

VCAP12 推荐外加 2.2uF+100nF 的去耦合陶瓷电容，最低耐压建议为 10V，VACP12 端口电容取值范围为 1uF~4.7uF。

注意： DVDD33 端口电容建议放置 4.7uF，这样可以保证电源系统稳定建立。

1.3.3 DVDD5EXT 电容

DVDD5EXT 推荐外加 2.2uF+100nF 的去耦合陶瓷电容，最低耐压建议为 10V，DVDD5EXT 端口电容取值范围为 1uF~4.7uF。

注意：

1. DVDD5EXT 端口电容取值范围为 1uF~4.7uF，请不要在此引脚放置超过 4.7uF 的电容，有可能触发过流。
2. 如果不使用 VDD5EXT，需要软件关闭 VDD5EXT LDO，并在 VDD5EXT 输出增加 100R~1K 的负载电阻，从而避免 VDD5EXT 输出过压，造成 VDD5EXT 内部 ESD 损伤。

SPD1179 芯片周边去耦合电容容值选型总结见下表 1-3 所示。

表 1-3: SPD1179 芯片电源域去耦合电容推荐值


信号名	类型	描述
VBAT	电源	芯片单电源输入，在 VBAT 和 GND 管脚之间就近放置 2.2uF+100nF（50V）的高频去耦合电容。
DVDD5	电源	数字电源供电，在 DVDD5 和 GND 之间就近放置 2.2uF+100nF（10V/16V）的高频去耦合电容。
DVDD33	电源	MCU 模拟供电 3.3V，在 DVDD33 和 GND 之间就近放置 4.7uF+100nF（10V）的高频去耦合电容。
VCAP12	电源	内核 1.2V，在 VCAP12 和 GND 之间就近放置 2.2uF+100nF（10V）的高频去耦合电容。
DVDD5EXT	电源	5V 外部传感器供电，在 DVDD5EXT 和 GND 之间就近放置 2.2uF+100nF（10V/16V）的高频去耦合电容。
EPAD	芯片参考地	芯片 GND 平面，芯片还有两个 GND 引脚也需要直接连接到 EPAD。
VBATM	电源	三相桥上桥电源输入测量引脚，在 VBATM 和 GND 管脚之间就近放置 100nF 的高频去耦合电容。
VBATCP	电源	电荷泵电源输入引脚，在 VBATCP 和 GND 之间就近放置 2.2uF（50V）的高频去耦合电容。
VCP	电源	电荷泵电源输出，在 VCP 和 VBATCP 之间就近放置 2.2uF（25V）的高频去耦合电容。

1.4 预驱芯片电荷泵部分外围电路

以下数值带有上标*表示该数值为芯片设计值，生产时候不做为卡测标准。

SPD1179 的三相桥驱动是电流型驱动，如下图 1-7 展示了 SPD1179 电流型预驱的结构框图，和电压型驱动（带自举电容）有较大的区别，硬件上省去了三个自举二极管和三个自举电容，电流型预驱利用两级电荷泵升压，在母线电压的基础上生成一个高压 VCP 电源，然后利用 VCP 电源产生 12 个可调恒流源去驱动芯片内部 MOSFET 驱动输出级，进而驱动 6 个外部三相桥 MOSFET，所以，在电荷泵输出电压 VCP 准备就绪之后，便可以打开任意 MOSFET，无自举充电等逻辑的限制要求，上桥可以 100%开通。

图 1-7: SPD1179 电流型预驱结构框图



1.4.1 电荷泵飞跨电容 CF0、CF1 和电荷泵稳压电容 Cvcap


如上分析，SPD1179 电流型预驱的核心就是两级电荷泵电路，利用两级电荷泵来产生高于三相桥母线电压 12V 的 VCP 电压（默认值，软件可调整 VCP 电压），然后利用 VCP 电压产生可控电流源，进行三相桥 MOSFET GS 电压的驱动控制。采用两级电荷泵能够提供更高的输出电压，在电荷泵电源输入电压 VBATCP 低至 5.5V（汽车冷启动时）也能够提供足够 VCP 电压，保证三相桥在低压下能够正常工作。

如图 1-8，展示了 SPD1179 两级电荷泵的系统框图，电荷泵外围电路设计就是需要选择合适的两级电荷泵飞跨电容 CF0、CF1 和电荷泵稳压电容 Cvcap。电荷泵的原理就是利用内部电荷泵开关的高频动作（等效开关频率 312kHz*），不断的将飞跨电容在以下两个回路中切换：①从 VBATCP 充电回路；②充满电的飞跨电容+寄存器可配置的基准电压 Vreg 向后级电路放电的回路。回路切换时电荷泵飞跨电容上的电压不会突变，利用飞跨电容上积累的电压（电荷）+ 两次 Vreg 电压的抬升之后产生 VCP 电压。所以， $VCP \text{ 电压} = VBATCP + 2 * Vreg - 3 * VDiod$ 。软件默

认设置的电荷泵输出电压 V_{CP} 高于 V_{BATCP} 电压为 12V，也就是 $2 \cdot V_{reg} = 12V$ ，典型情况下 $3 \cdot V_{Diode} = 2.1V$ ，那么在 V_{BATCP} 电压等于 12V 时， V_{CP} 电压约等于 21.9V。

注意： SPD1179 电荷泵具有展频功能，在进行 EMC 调节时需要确认电荷泵展频功能是否打开，确认方法是测量 CFBOT 对地的波形，没开展频是 312k*左右的频率，打开展频后是 156k*到 312k*左右的波动频率。最新的软件支持包（SDK）程序中电荷泵的展频功能是默认打开的。这样有利于通过 EMC 测试。

图 1-8: SPD1179 两级电荷泵简化系统框图



CF0、CF1 的选择会有以下几个方面的考虑：①如果选择的太小，那么飞跨电容上面每次储存的电荷量将会减少，在相同的开关频率下能够向 V_{CP} 输出提供的总电荷量将会减少，在 V_{CP} 需要输出较大的驱动电流的时候， V_{CP} 电压将会出现跌落情况，也就是说电荷泵的带负载能力不够了，不能输出相对较大的驱动电流了。②如果飞跨电容选择的太大，那么在同样的电荷泵开关频率下，将会需要更长的时间才能将 V_{CP} 充满电，也就是 V_{CP} 的动态响应能力将会变差。但是大的 CF 电容能够输出更大电流，相同驱动输出电流情况下， V_{CP} 电压的跌落将会更低。同时 CF 电容也是和母线上是一样的 50V 耐压的电容，大容量的电容成本也比较贵。

C_{vcP} 电容是为了稳定电荷泵的输出 V_{CP} 电压，保证三相桥驱动电流输出的稳定，同时当 V_{BATCP} 的电压突然波动时，由于此稳压电容的存在， V_{CP} 电压将会跟随 V_{BATCP} 电压波动，这也可以保证了上桥 MOSFET 的驱动电压稳定。 C_{vcP} 电容也可以根据实际测试 V_{CP} 的纹波情况来做适当的调整。

根据上述分析和实际的电荷泵带载能力等测试，旋智针对大多数应用推荐外部飞跨电容 CF0 和 CF1 为 220nF/50V， C_{vcP} 电容为 2.2uF/25V。

注意： C_{vcP} 电容需要放在 V_{CP} - V_{BATCP} 之间，用于稳定 V_{CP} - V_{BATCP} 之间的电压。

1.4.2 VBATCP 外围电路


VBATCP 是预驱电荷泵电源的输入电容，所以取值必须要远大于电荷泵飞跨电容，一般情况下，电容越大，输入电压纹波越小，考虑到元件的选取方便，推荐 VBATCP 端口放置 2.2μF/50V 电容，且要选择低 ESR 的陶瓷电容，PCB 靠近芯片管脚放置。

一般在电机驱动应用中 VBATCP 是和三相桥的母线电源 VBAT_D 连接在一起的，建议中间串联 2R/0.25W 电阻做滤波，防止三相桥母线上的一些开关纹波尖峰损坏芯片内部 ESD 器件，同时在 PCB 上面 VBATCP 供电引出线建议从母线电容的正极引出，可以降低开关纹波。

注意： 串联 2R 电阻请根据实际纹波情况评估电阻功率，建议使用 1206 封装，0.25W 的功率电阻。

如图 1-9 为推荐的 VBATCP 引脚的外部电路。

图 1-9: VBATCP/VCP/VBATM 外部电路



1.4.3 VBATM 外围电路

VBATM 引脚是上桥 MOSFET D 极电压的测量引脚，推荐串联 33 欧姆电阻，并且在芯片引脚增加 100nF 滤波电容。准确测量上桥 MOSFET D 极电压是为了做上桥 MOSFET 的 Vds 过压检测功能。此测量引脚几乎没有输入电流，建议 PCB 走线时从 V 相 MOS 的 D 极单独走一根细的测量走线，不要和 VBATCP 供电走线共用。

1.4.4 电荷泵带载能力和能够驱动的外部 MOSFET Qg 大小

如《RC-034-2308001_SPD1179_技术参考手册》第 27.2 节中描述的电荷泵输出带载能力测试，在电荷泵飞跨电容容值为 100nF 的条件下，VCP 输出恒定的 12mA 电流，当 VBATCP 电压低至 5.5V 的情况下，VCP-VBATCP 电压仍然能够满足三相桥驱动的要求。

在恒定 12mA 输出电流的情况下，可以简单估算一下能够驱动的外部三相桥 MOSFET 的 Qg 大小。选择常用的三相桥的开关频率为 16kHz，则开关周期 T_{HSW} 为 62.5μs。一个开关周期内 VCP 能够输出的电荷量 Q₁ 为：

$$Q_1 = I_{\text{charge pump}} \cdot T_{\text{SW}} = 12 \text{ mA} \cdot 62.5 \mu\text{s} = 750 \text{ nC} \quad \text{公式 1.1}$$

选择常用的七段式 SVPWM 调制方式，则每个开关周期内总共会有 6 次 MOSFET 的开通过程，假设 MOSFET 开通需要的 Qg 为 Qg_{mos}，那么总的门级开通驱动电荷需求为 6*Qg_{mos}；在 MOSFET 维持导通过程中，需要给 MOSFET 提供的电流是很小的，假设总的导通维持电流为

800uA，那么在开关周期内需要提供的维持导通电荷量为 $800\mu A \times 50\mu s = 40nC$ ；每个开关周期内会有 6 次 MOSFET 关断，MOSFET 关断需要提供的能量很小，因为驱动外部 MOSFET 关断仅需要驱动预驱输出级下拉 MOSFET 开启，取关断能量为 20nC，那么三相桥驱动在一个开关周期内消耗的总电荷 Q2 为：

$$Q2 = 6 * Qg_mos + 40nC + 20nC \quad \text{公式 1.2}$$

假设在一个开关周期电荷泵输出电荷量和三相桥驱动需求的电荷量是相等的，也就是 VCP 电压能够维持稳定的电压，则有 $Q1 = Q2$ ，则根据公式 1.1 和 1.2，可以计算出 $Qg_mos = 115nC$ ，也就是 SPD1179 电荷泵能够驱动的最大的外部 MOSFET 的 Qg 为 115nC，注意这包含接 MOSFET 本身驱动需要的电荷泵量加上 MOSFET GS 外加的电容充电所需的电荷量。

注意： 电流型预驱是靠两级电荷泵提供三相桥 MOSFET 驱动需要的电荷量，所以在选择 Qg 非常大的 MOSFET 的时候，或者在 MOSFET 的 GS 增加过大的外部电容的时候，需要注意电荷泵的带载能力限制，在实际产品中测试 VCP-VBATCP 的电压情况，同时测试三相上桥 MOSFET Vgs 电压情况。

1.5 预驱芯片连接到三相桥 MOSFET 电路

SPD1179 预驱输出 HO_U/V/W 是三相桥上桥 MOSFET G 极控制信号，VPX_U/V/W 是三相桥上桥 MOSFET 的 S 极信号，这两个信号组成上桥驱动回路。LO_U/V/W 是三相桥下桥 MOSFET 的控制信号，下桥驱动信号参考地为芯片的 GND，也就是下桥的驱动回路要经过采样电阻最终返回到芯片的 GND。

如图 1-10 所示为推荐的三相桥部分电路。


三相桥 MOSFET 驱动电阻建议放置 10 欧姆-51 欧姆，通过开关速度的需求来调整此驱动电阻的值。MOSFET GS 电容需要配合 MOSFET 自身的 C_{gs} 电容选取，一般增大 C_{gs} 电容是为了改善 MOSFET Vgs 驱动波形，同时可以稳定 GS 电压，防止 MOSFET 误开通，这里也需要关注 MOSFET 的开启电压 $V_{gs(th)}$ ，建议选择 $V_{gs(th)}$ 大于 2V 的 MOSFET。但是过大的 C_{gs} 电容会导致驱动所需要的电流增加，请注意上述 1.4 节简单估算的 SPD1179 能够驱动的总的 MOSFET Qg 要限制在 115nC 左右，如果驱动的 MOSFET Qg 过大，就会导致上桥驱动电压跌落，同时较大的驱动电流也会引起芯片温升的增加，这就需要增强散热能力或者限制环境温度，这是不利的因素。GS 之间在芯片内部已经集成了 65k 下拉电阻，在 MOSFET 处可以不再增加（芯片内部在 HO_U/V/W 和 VPX_U/V/W 之间，LO_U/V/W 对 GND 之间已经集成了 65k 的下拉电阻）。三相桥 MOSFET 的 DS 之间建议增加适当的 RC 吸收电路以改善 EMC 特性，对于开关速度较快（ Q_{gs} 和 Q_{gd} 较小）的 MOSFET 也可以预留 GD 之间的电容，供 EMC 调试使用。

利用电流型预驱也可以很方便的调整 MOSFET 的驱动电流，进而调整 MOSFET 开通和关断速度，可以在 EMC 性能、发热和系统效率之间找到最优解。请根据实际的电路进行测试调整，更多设计细节请参考《SPD1179 预驱应用指南》。

注意：

- 1、建议使用驱动电阻来调整三相桥 MOSFET 的开关速度。
- 2、电流型预驱除了 MOSFET 开关阶段的驱动能力配置，还需要配置预驱的 STATIC 电流，也就是预驱在维持外部 MOSFET 高或者低的状态时的驱动电流。最新的软件支持包（SDK）默认的 STATIC 电流是 100mA。增大 STATIC 电流会增加预驱的电流消耗，增加芯片的功耗，可以根据实际情况调小 STATIC 电流，降低芯片功耗。

图 1-10: 三相桥驱动部分外部参考电路



1.5.1 电阻采样输入电路

如上图 1-10 所示，推荐的三相桥电流采样方式为单电阻采样，从采样电阻两端引出两根差分线（开尔文走线）走到 MCU 附近，然后差分线接如图中 R54、R58 和 C51、C52、C53 组成的滤波网络之后直接输入到 MCU 的 PGAIP 和 PGAIN 引脚。滤波电阻 R54、R58 推荐选择 10 欧姆，取值太大将会影响芯片内部 PGA 的放大倍数，所以不推荐客户更改这个电阻值。差模滤波电容 C51 的取值比较关键，一般推荐使用 1nF 的滤波电容，此时差模滤波的时间常数 τ 为 20ns，可以满足大多数应用的滤波要求。当采样电阻取值很小，此时采样电阻的采样值也很小，采样信号的信噪比很差，可以适当增大 C51 滤波电容的值，如 10nF、100nF，请根据实际的电机调试情况和电流采样波形来调整。C52、C53 为共模滤波电容，容值推荐为 100pF，也可根据实际情况调整。滤波电阻和电容在 PCB 布局时要靠近芯片引脚摆放。

1.6 LIN 接口电路

SPD1179 芯片内部集成了 LIN 通讯模块，符合 LIN spec 2.2A and SAEJ2602-2 通讯协议，通讯速率高达 20kbps，在进行芯片程序下载时 LIN 通讯速率可达 115.2kbps。LIN 信号可以作为芯片从 Stop 和 Sleep 模式退出的唤醒源，一般地，当 LIN 输入低于 $0.5 \cdot V_{BAT}$ 电压时，芯片将会被唤醒。LIN 发送器内部集成了过流和过温保护功能，TXD 超时检测功能，TXD 斜率控制功能。


LIN 网络中主从机端的参数设计要求如表 1-4 所示。

表 1-4: 主从机设计参数

功能	上拉电阻	接地电容
主机端	1K	1nF
从机端	30K	220pF


如图 1-11 所示为 SPD1179 作为从机端 LIN 接口推荐电路；当作为 Slave 模块时，只需在 LIN 引脚附近连一个 220pF 电容接地，如图 1-11 中 C78 所示，同时 R111 电阻断开不需要焊接；因为 LIN 引脚对应的芯片内部集成了 VBAT 上拉二极管和 30K 欧姆电阻，所以不需要额外增加 30K 欧姆的上拉电阻。

图 1-11: SPD1179 从机端 LIN 接口推荐电路



如图 1-12 所示为 SPD1179 作为主机端 LIN 接口推荐电路；当作为 Master 模式时，需要选择合适的上拉电阻与对地电容值，以确保 LIN 一致性测试中波形斜率符合规范要求；通常选用 1K 上拉电阻和 1nF 对地电容，如图 1-12 中 R83 和 C77 所示，此时需要焊接上 R111 电阻，同时取下电容 C78。

图 1-12: SPD1179 主机端 LIN 接口推荐电路



注意： 不管从机还是主机，LIN 端口需要增加磁珠，磁珠推荐型号为 MMZ1608B102CT（或 BLM18HE152SN1D），建议选择的磁珠在低频段比如@1M 的阻抗特性稍大的磁珠。LIN 端口对地要增加 220pF 电容。磁珠和电容靠近芯片引脚布局。靠近 LIN 信号接插件端口放置 ESD 保护二极管。

主从机在进行 LIN 通信时，彼此之间连接导线的长短对 LIN 波形有一定的影响；当连接导线较长时，导线间的等效电容会大于 1nF，此时主机端不再需要额外附加 1nF 接地电容，需要根据测得板外导线间电容选取合适上拉电阻即可，主机端上拉电阻选择与导线间电容大小之间的关系如表 1-5 所示。


表 1-5: 主机端上拉电阻与导线间电容对应关系

对应关系	上拉电阻	导线间电容
1	1K	1nF
2	660 Ω	8nF
3	500 Ω	10nF

1.7 MON 接口电路

如图 1-13 所示, SPD1179 内部集成了高压监控模块 (MON), 能够监控电源电压或者外部高压源高于或者低于指定的 $V_{BAT}/2$ 阈值电压, 并将比较的结果直接送入 MCU 低压模块进行数字处理。MON 接口内部集成了上下拉电流源, 上下拉电流源可以通过软件配置, 通过上下拉电流源的钳位作用, 防止 MON 引脚上的干扰信号引起比较器误翻转。MON 信号可作为芯片从 Stop 和 Sleep 模式唤醒的信号源, 高电平还是低电平唤醒功能是可配置的。MON 接口可直接接到 KL15 高压唤醒源上, 在芯片附近就近增加 $2k+10nF$ RC 滤波电路。

图 1-13: MON 模块框图



1.8 SPD1179 IO 口的使用注意事项

1.8.1 IO 口默认上下拉问题


请参考《RC-031-00080_SPD1179_数据手册》第 3.3 节 GPIO 引脚复位后的功能和状态, 在设计 IO 口电路时, 请考虑上电复位之后内部的上下拉影响 (上下拉电阻 50K 欧姆), 在软件配置 IO 口上下拉状态之前, 内部默认的上下拉状态可能会导致电路误动作, 请避免这种情况发生, 必要的时候需要在 IO 口添加外部的上拉或者下拉电阻, 让芯片在上电复位之后到软件配置 IO 状态之前处于一个确定的电平状态。

注意: SPD1179 每个 IO 口在上电复位 (POR) 之后都会有一个默认的电平状态, 用 IO 口去驱动继电器或者开关类负载, 请注意此默认状态可能会使电路短暂误动作。

1.8.2 IO 口内部集成上下拉钳位二极管

如图 1-14 所示, SPD1179 IO 口内部集成了上下拉钳位二极管, 5V 的 IO 口内部钳位二极管的电压就是 5V, 3.3V IO 口 (模拟口) 内部二极管钳位的电压是 3.3V。

图 1-14: SPD1179 IO 口内部上下拉钳位二极管框图



当 IO 口输入电压高于内部钳位电源电压，那么二极管钳位作用将会发生，将会有有一个灌电流从 IO 口流入 5V 或者 3.3V 电源。这在汽车按键等信号检测中经常会遇到，按键信号高电平就是电池电压（9-16V），低电平为 0V。

注意： 当必须要把一个高电压直接输入到 IO 口时，请注意需要增加限流电阻，限制灌入到芯片内部电源的电流，请将总的灌入到芯片内部电源的电流控制在 2mA 以内。

限制从 IO 口灌入到芯片内部 5V 或者 3.3V 电源的电流的原因是：芯片内部供电 5V 或者 3.3V 都是内部 LDO 的输出，不具备下拉放电的能力，如果灌入到 5V 或者 3.3V 的电流大于电源域本身的消耗电流，那么 5V 或者 3.3V 将会被冲高，就会造成芯片电源过压损坏或者芯片功能不正常，这是不允许的。

1.8.3 芯片睡眠模式下 IO 口上的高压会产生静态功耗

注意： 芯片在睡眠模式下需要通过开关电路，将输入到 IO 口的高压切断，睡眠模式下不允许继续往 IO 口灌入电流。因为睡眠模式下灌入 IO 口的电流将会增加系统的静态功耗。

本小节根据 1179 芯片外围电路逐个按照模块讲解了推荐电路和器件选型的方法，在原理图设计或者原理图评审时请按照这些模块逐个检查外围电路配置是否合理。

2 SPD1179 应用推荐电路

2.1 SPD1179 电源输入滤波和高边防反接电路


如图 2-1 所示为 SPD1179 推荐的电源端口输入滤波电路和高边防反接电路, 利用输入功率电感在电源线入口处做一组 CLC 滤波, 将滤波器放在靠近端口能够最大程度的将电源线上输入 PCB 板的噪声和从 PCB 板输出到电源线的噪声进行滤波。

注意: KL30 输入端口的电容最好用两个电容串联, 因为电源线上可能会有一些高的瞬态电压尖峰, 在输入端口可能会形成高电压, 以免产生电容过压击穿的风险。

VBAT1 通过一个独立的防反接二极管供给芯片的 VBAT 供电。

VBAT1 后面接主功率防反接 NOMS，VBAT_D 是三相桥的母线电压，放置了大容量电解电容，提供电机运行三相电流。防反接的 NMOS 的 G 极直接利用 VCP 的电压串联 10k 电阻做驱动。防反接 NOMS 的 GS 之间增加了一个 NPN 三极管 Q2，这个三极管在输入电源输出反接的时候（GND 接 12V，KL30 接 0V），R4 到 D2 再到 Q2 BE 就会形成 NPN 的 IB 导通电流，此时 Q2 就会导通，就会将高边防反 NOMS 的 GS 电压会被钳位在 0.3V 左右，确保防反 NOMS 可靠关断。电源输入正常的时候，NPN 三极管 Q2 截止，对高边防反接电路无影响。

图 2-1: SPD1179 推荐电源输入滤波电路



2.2 SPD1179 系统过压保护策略

SPD1179 禁止在 28V 以上的电压下驱动三相桥，输出大功率。建议的系统工作电压范围为 5.5V-16V，实际系统的软件过压保护点建议可设置在 16.2V-24V，母线电压的软件检测一般都有滞后性，实际最终停止运行时的母线电压会高于软件设置的母线电压，所以建议设置一个允许条件下的最低的过电压保护值。

硬件上可以实施的系统母线过压保护策略为:

可以在母线电压（VBAT_D）上增加一个电阻分压电路，输入到芯片的一个 ADC 端口，然后通过芯片内部的比较器实现精确快速的母线过压保护功能，保护响应时间可以小于 1us。需要注意的是这个电阻分压电路始终连接在母线上，需要增加一个高边开关控制，在系统进入睡眠模式后切断此分压电路，降低系统的静态功耗。

软件需要配置如下两种母线过压保护策略:

1、芯片内部集成了 VBAT 电压的过欠压保护（BOD）功能，需要在软件中使能，并配置合理的过欠压阈值。建议过压阈值设置在 16.2V-24V，过压之后停止三相桥输出。

2、三相桥母线电压 VBAT_D 通过一个 RC 滤波器连接到了芯片的 VBATM 端口，VBATM 端口内部集成了分压电路，可以通过 ADC 直接检测此电压，也就是测量了 VBAT_D 母线电压的大小。建议软件在 PWM 中断周期内读取 VBAT_D 母线电压的大小，并设置过压阈值在 16.2V-24V，过压之后停止三相桥输出，这个软件过压保护最快的响应时间是一个 PWM 周期。请参考软件支持包（SDK）中的 PWM demo 程序，在 PWM 中断里轮询检查 VBATM 电压实现母线过压保护功能。


注意： 在系统运行的时候，首先需要通过软件配置 VBAT 过欠压保护功能。然后可以在 PWM 周期内查询 VBATM 的电压，进行母线电压过欠压保护。最后还可以通过在母线上增加一个带高边开关的电阻分压电路接到芯片的 ADC 口，进行内部比较器过欠压保护功能，电路请参考最新的 DEMO 原理图。

2.3 SPD1179 Vds 保护和采样电阻硬件比较器过流保护

2.3.1 Vds 保护功能设置

如下图 2-2，展示了 SPD1179 预驱内部集成的 6 个外部 MOSFET Vds 过压保护电路（外部功率 MOSFET 过流）。Vds 保护的核心就是通过内部集成的高速比较器检测三相桥 MOSFET D 极和 S 极之间的电压差，当这个电压差达到了设定值，持续时间超过了设定的滤波时间（350ns-3.15us），就会触发 Vds 保护。这就可以防止相短路或者上下桥直通等短路故障发生的时候外部 MOSFET 不会被烧毁。

图 2-2：SPD1179 预驱外部 MOSFET Vds 过压保护功能框图



上桥的 D 极电压检测点是芯片 VBATM 引脚，S 极电压检测点是每相对应的 VPX 引脚。下桥的 D 极电压检测点是芯片对应的 VPX 引脚，S 极电压检测点是芯片的 GND。


可配置的过压阈值为 0.15V-2.4V，共 16 档，每个档位电压增加 0.15V。有两种内部可以配置的滤波时间， t_{blank} 和 t_{filter} 滤波时间， t_{blank} 的含义是指在三相桥任何 MOSFET 处于开关状态的时候，这个时候会有一些开关噪声产生，容易引起 Vds 误触发，设置 t_{blank} 时间就会在 MOSFET 动作的时候对 Vds 检测进行一段时间的屏蔽。 t_{filter} 滤波时间就是当检测到 Vds 故障触发之后，持续检测到 t_{filter} 时间的 Vds 过压信号之后，就会输出真正的 Vds 故障信号。 t_{blank} 和 t_{filter} 滤波时间均有 350ns, 750ns, 1550ns 和 3150ns 四个档位选择。更详细的保护功能描述请参考《RC-034-2308001_SPD1179_技术参考手册》第 27.7 节。

注意： 下桥 MOSFET Vds 保护由于是比较 VPX 和芯片 GND 之间的电压，这就会包含采样电阻和功率走线的电压，所以下桥 MOSFET Vds 保护误差会较大，一般情况下会禁用下桥 Vds 保护功能，下桥短路保护可以使用采样电阻比较器过流保护。

2.3.2 采样电阻硬件比较器过流保护

如下图 2-3 所示，SPD1179 差分电流采样放大器 (DPGA) 可以在芯片内部利用 D2S 模块、DAC 模块和比较器模块配置采样电阻短路过流保护功能，通过可配置的比较器滤波时间，可以在 1us 以内响应采样电阻过流事件，进而可以切断三相桥输出，保护功率电路不受损坏。

图 2-3: SPD1179 采样电阻配置比较器硬件过流保护功能框图



内部比较器过流保护有两种配置方法。

1. 将 PGAIP 经过单端放大之后的输出信号配置到比较器的正端，因为取的是采样电阻正极电压，是一个单端信号，就包含了采样电阻负极产生的共模电压，就会使过流阈值产生偏差。在采样电阻值比较大的场合，如 5 毫欧，那么采样电阻负极产生的共模电压的影响较小，保护阈值的偏差就会较小。但是在采样电阻为 0.5 毫欧甚至更小的时候，采样电阻负极产生的共模电压信号就会严重影响保护阈值的设置，这时候就需要设置更大的保护点或者更长的滤波时间，才能得到想要的过流保护点。
2. 利用 SPD1179 芯片内部集成的 D2S 缓冲器，将 DPGA 的差分输出电压利用 D2S 缓冲器

做减法之后，得到真实的采样电阻两端的电压信号，然后送到比较器的正端，进行过流比较，D2S 缓冲器的输出就消除了采样电阻下端地和芯片地之间共模电压引起的误差，就会得到更精准的过流保护点。

详细的 PGAIP 单端输出结果和 D2S 缓冲器输出电压结果公式请参考《RC-034-2308001_SPD1179_技术参考手册》第 13 节和第 17 节。

注意： 使能 D2S 缓冲器，然后将 ADC4 配置到比较器上之后，就会占用 ADC4 引脚，请确认 ADC4 引脚悬空，不能在用作其他功能。

除了上述 1 和 2 两种配置方法中描述的共模电压误差会对比较器过流阈值设置产生影响。采样电阻由于焊接之后的电阻值偏差、内部 VDD3/2 基准电压偏差、PGA 放大误差和比较器失调电压、DAC 输出电压的偏差都会影响过流保护点的设置，这些偏差可以统称为静态偏差，静态偏差可以在芯片上电初始化的时候做一个零位校准，因为此时采样电阻上的电流为零，将比较器过流功能配置好之后，通过调整 DAC 的输出结果，不断的逼近（通过寄存器检查比较器输出结果）此时的比较器正端电压值（零电流值），软件可采用二分法去逼近，当得到和比较器正端一致的 DAC 值的时候，就把这个 DAC 的值当做基准电压，在这个基准电压基础上去设置过流点，将会增加保护点的设置精确度。

为了提高采样电阻过流比较的准确度，在 PCB 布局的时候需要注意的就是最好将母线电容的地、采样电阻的地和芯片的地一点共地在一起。

2.4 VDD5EXT 的打开方法

VDD5EXT 的作用是为外部传感器电路提供电源，由高压模块中的 DVDD5EXT LDO 产生，该功能默认关闭。若用户需要使用 VDD5EXT 电源，则需要在程序中进行如下操作：

- 1、开启高压模块；
- 2、写使能高压模块中的控制寄存器；
- 3、使能 DVDD5EXT LDO。

参考代码如下：

Example Code

```
/* HV Init */
HV_Init(&ul6PREDRIID);

/* HV parameter write enable */
EPWR_WriteRegister(HV_REG_CTLKEY, KEY_USER_REG);

/* Enable VDD5EXT */
EPWR_WriteRegisterField(HV_REG_PMUCTL, PMUCTL_VDD5EXTEN_Msk,
PMUCTL_VDD5EXTEN_ENABLE);
```

2.5 预驱芯片引脚承受负压的原理与规避措施

如下图 2-4 所示，展示了三相桥应用中的寄生电感效应分布示意图，正是由于这些寄生电感的存在，当 MOSFET 开关高速切换的过程中，会在这些寄生电感上产生高的 di/dt ，高的 di/dt 会在这些寄生电感上形成高的瞬态电压尖峰，这些瞬态电压尖峰斜率高达 1-10kV/us，甚至更高，脉冲电压幅值高达 $\pm 1-20V$ ，持续时间会达到 100ns 级别，这些瞬态尖峰电压首先会影响

MOSFET 的驱动电压波形，其次瞬态尖峰电压（共模电压）传递到预驱芯片的引脚端，如果超过了芯片规定的范围值就会影响驱动芯片的功能甚至对芯片内部器件造成损坏。这在大功率应用，或者由于结构限制 PCB 功率部分走线很长或者回路较大，功率回路寄生电感较大的应用需要特别注意。


如下图所示，寄生电感 L1 是由上桥 MOSFET D 极内部寄生电感和上桥 MOSFET D 极到母线电容正极这一段 PCB 功率走线寄生电感组成的。寄生电感 L2 是由于上桥 MOSFET S 极内部寄生电感和上桥 MOSFET S 极到电机连接端子 PCB 走线寄生电感组成的。同理寄生电感 L3 是由下桥 MOSFET D 极内部寄生电感和下桥 D 极到电机连接端子的 PCB 走线所组成的。寄生电感 L4 是由下桥 MOSFET S 极内部寄生电感和下桥 MOSFET S 极到采样电阻上端的 PCB 走线所组成。寄生电感 L5 是采样电阻下端到母线电容负极的 PCB 功率走线的寄生电感。

下桥 MOSFET S 极由于寄生电感在高 di/dt 的时候形成的震荡负压会通过下桥 GS 之间的电容传递到芯片的下桥驱动输出级 LO 引脚，如果此负压太大，将会损坏芯片的 LO 引脚。所以推荐在 LO 输出增加驱动电阻 R3，可以降低芯片 LO 引脚承受的瞬态负压，R3 推荐值范围是 10R-51R。

电机连接端子处和上桥 MOSFET S 极由于寄生电感在高的 di/dt 的时候形成的震荡负压会传递到芯片的 HO 和 VPX 引脚，如果有过高的负压，那么可以在 HO 和 VPX 的输出增加驱动电阻进行抑制，R1 推荐值范围是 10R-51R，R2 可以根据测试情况放置 10R 左右。也可以在 VPX 靠近芯片端增加小容量稳压电容（如 470pF）和对芯片地的开关二极管进行负压钳位。

寄生电感产生的震荡电压也会影响 MOSFET 的 GS 开关波形，导致 MOSFET 开关过程异常，这需要在实际产品中进行测试确认。

图 2-4：三相桥应用中的寄生电感效应分布示意图



降低寄生电感的最有效的方法就是在 PCB 设计的时候尽量降低 MOSFET S 极和相中点的 PCB 功率走线的长度。同时降低功率 MOSFET 的开关速度，降低回路中的 di/dt 。

3 SPD1179 芯片结温计算和实际系统散热注意事项

3.1 芯片结温计算公式

芯片的结温 T_J 就是芯片内部晶体管工作时的温度，也是芯片温度最高的地方，测量或者计算芯片的结温在实际系统中是至关重要的，限制芯片运行的结温在规定值以内，才能保证芯片功能正常运行，芯片寿命符合预期。


计算或者估计芯片的结温公式为：

$$T_J = T_A + \theta_{JA} * P_{SPD1179} \quad \text{公式 3.1}$$

T_J 为芯片结温， T_A 为芯片周围空气（环境）温度， θ_{JA} 为芯片结点到周围空气（环境）的热阻， $P_{SPD1179}$ 为芯片的功耗。

如下图 3-1 所示为 SPD1179 芯片散热模型，PN 结区域为芯片发热点，此区域的温度就是芯片的结温。结温主要有两个散热路径，一个是通过芯片塑封料传递到芯片壳体表面，然后通过芯片壳体向周围空气散热。另一个散热路径是结温通过芯片晶圆传导到芯片框架（EPAD）上面，然后在传导到 PCB 的 GND 平面上（EPAD 通过焊接到 PCB GND 平面），最后经过 PCB 将热量传导到周围空气中，这是主要的散热途径。

图 3-1: SPD1179 芯片散热模型



可以利用芯片内部集成的 PN 结温度传感器进行芯片的结温测量和过温保护，也可以通过①计算芯片的功耗，②测量或者计算系统结环热阻，然后利用公式 3.1 计算得到芯片的结温。

3.2 SPD1179 芯片功耗计算公式

3.2.1 VBAT 部分功耗

SPD1179 VBAT 内部电源全部采用级联 LDO 架构，从 VBAT 单电源输入之后，利用级联 LDO 产生 5V、3.3V 和 1.2V 电压，供给芯片内部模块使用。LDO 两端的压差乘以 LDO 电流就是 LDO 产生的总功耗。所以可以通过计算或者测量 VBAT 端口输入平均电流，再乘以 VBAT 电压简单估算芯片内部功耗。

VBAT 部分消耗电流有如下两种获取方法：①请参考《RC-031-2311001_SPD1179_SPD1176_数据手册》第 5.5 节电源功耗中给出的芯片内部每一个外设消耗电流数据结果，然后根据项目中用到的芯片外设可以简单估算出 VBAT 消耗的电流。②将 VBAT 输入引脚上串入导线，然后利用示电流钳，通过示波器测量平均值得到 VBAT 消耗电流，VBAT 耗电流典型值为 40mA。

注意： VBAT 部分消耗的电流，如果将芯片运行主频从 100M 降低到 24M，电流消耗将会降低 11.83mA。常温 25℃的测试结果换算为环境温度为 125℃，VBAT 电流会增加 5-10mA。

3.2.2 VBATCP 部分功耗

VBATCP 是电荷泵的输入电源，通过两级电荷泵产生 VCP 电压，然后利用 VCP 电压产生 6 路电流源对三相桥 6 个 MOSFET 进行驱动控制。

VBATCP（预驱）部分电流消耗主要包含两部分：

1. 驱动外部三相桥 MOSFET 所消耗的电流，也就是给三相桥外部 MOSFET 的 GS 进行充放电所消耗的电流。计算公式如下：

$$I_1 = Q_{g, total} * F * 6 * 3.2 \quad \text{公式 3.2}$$

$Q_{g, total}$ 为外部 MOSFET 驱动所需总的电荷量，包括 MOSFET 自身的 Q_g 总量和 MOSFET GS 外加的电容充满电所需要的电荷量。 F 三相桥 MOSFET 的开关频率。 6 代表外部有 6 个 MOSFET。 3.2 为换算系数，电流型预驱的驱动电流都是从 VCP 电源上输出的，所以根据能量守恒换算到 VBATCP 就会乘系数放大，同时电荷泵控制和驱动控制电路等芯片内部产生的功耗也会体现在这个系数里面。

2. 预驱芯片内部电路功耗

除了驱动外部 MOSFET 所需的电流以外，预驱内部的时钟和控制等电路的消耗电流为 20mA。STATIC 电流从 10mA 增加到 100mA，此部分消耗电流将增加 13mA 左右。

注意： STATIC 电流从 10mA 增加到 100mA，VBACP 消耗电流增加 11mA 左右。常温 25℃的测试结果换算为环境温度为 125℃，VBATCP 电流会增加 2mA。以上数值是 VCPLVL 的值为 SDK 默认值 12V 的结果，如果将 VCPLVL 从 12V 增大到 12.8V，VBATCP 电流将会增加 5mA。

经过上述分析可得，SPD1179 芯片的功耗计算公式如下：

$$P_{SPD1179} = V_{VBAT} * I_{VBAT} + V_{VBATCP} * I_{VBATCP} \quad \text{公式 3.3}$$

3.3 芯片结环热阻数据测量和计算

结环热阻表示的是芯片的结点将热量传导到周围空气（环境）的阻值，单位是℃/W，表示的是热传导阻值（能力）的大小，此值越小越好，越小表示芯片结温更容易传导到周围空气（环境）中，或者说相同的环境温度下，相同的功率条件下，芯片的结温越小。

对于芯片结温计算除了要准确计算芯片的功耗以外，芯片的结环热阻数据的准确计算或者测量也是至关重要的。

结环热阻也有两种或许方法：

1. 如上图 3-1 所示的 SPD1179 芯片散热模型，可以通过调查和估算图中各个部分的热阻数据，通过绘制如图中所示的结温传导到周围空气的热阻网络图，然后通过串并联公式计算出节点到环境的热阻数据。

2. 通过实验测试得到 SPD1179 的结环热阻值，计算公式如下：

$$\theta_{JA} = \frac{T_{J1} - T_{J2}}{P_1 - P_2} \quad \text{公式 3.4}$$

θ_{JA} 就是 SPD1179 系统的结环热阻， T_{J1} 是 SPD1179 功率为 P_1 条件下的结温， T_{J2} 是 SPD1179 功率为 P_2 条件下的结温。

实验方法为：在真实的 SPD1179 系统环境下，保持环境温度恒定，通过改变 SPD1179 的功率，方法有相同 VBAT 或者 VBATCP 条件下提高 VBAT 和 VBATCP 电压，或者在 VDD5/VDD5EXT 外部拉不同的电流，改变芯片内部 VBAT-VDD5/VDD5EXT LDO 的功耗来改变 1179 的功率，在不同的功率下记录此时的芯片结温，结温数据通过芯片内部集成的温度传感器获得。然后利用公式 3.4 算出芯片的 θ_{JA} 。

SPD1179 数据手册给出了芯片在测试板上的结环热阻测量数据为 $28.0204^{\circ}\text{C}/\text{W}$ ，测试板的条件为 PCB 测试板的尺寸为 $110\text{mm} \times 110\text{mm} \times 1.6\text{mm}$ ，两层板，PCB 含铜量顶层 60%，底层 80%，铜厚 1oz，EPAD 无散热器。

芯片手册给出的结环热阻数据是有特殊测试条件的，在实际板子上结环热阻数据是完全不一样的，影响因素包括：①PCB 板材、PCB 大小、PCB 层数、PCB 铜厚和每层的铜满率、PCB 过孔数量、是否开窗散热等。②芯片的 EPAD 焊接情况，EPAD 通过多个过孔连接到整个的 GND 平面，然后利用 GND 平面将热量传导到周围环境中。③芯片的 EPAD 有没有加散热器、散热器的大小等。所以在实际客户的应用板上，结环热阻数据将大不相同，需要客户根据实际情况测试芯片的温升，进而计算出芯片的真实结环热阻。

注意：

- 1、SPD1179 数据手册上给出的结环热阻数据是 $28.0204^{\circ}\text{C}/\text{W}$ ，但是在客户板子上的结环热阻数据是完全不一样的，需要客户实际测量或者计算。
- 2、对于 PCB 尺寸非常小，PCB 层数少，铺铜面积小的应用中（小功率应用），一般结环热阻会比较大，此时需要格外注意芯片的结温温升情况。
- 3、增加散热器对芯片 EPAD 连接的 PCB 地平面进行散热，将显著降低芯片的结环热阻。

3.4 SPD1179 自研水泵温升计算和实测示例

SPD1179 水泵参考设计（LIN 通讯）在全功率运行（84W）时实测 VBAT 端口输入电流平均值为 41mA，此电流和芯片内部各个模块电流消耗的相加值能够对应上。此时 VBAT 端口的电压为 12V，那么 VBAT 电源域下芯片内部的总功耗大约为 $12 \times 41 = 492\text{mW}$ 。VBAT 输入电流测量方法为将 VBAT 防反二极管翘起来，串入一个测量导线，然后用电流钳测量输入电流，最后求平均值。

SPD1179 水泵参考设计，全功率运行实测 VBATCP 电流为 41.86mA，水泵板子的三相桥部分配置为：MOSFET 的 Q_g 为 15nC，MOSFET G_S 外部电容为 2.2nF，三相桥的开关频率为 16kHz，STATIC 电流设置为 100mA，VCPLVL 设置为 12V，VGSL 设置为 11.4V。根据上述公式 3.3，可以计算出 VBATCP 的电流为：

- ①驱动外部 MOSFET: $(15\text{nC} + 2.2\text{nF} \times 12\text{V}) \times 16\text{k} \times 6 \times 3.21 = 12.76\text{mA}$
- ②预驱自身功耗 20mA。
- ③STATIC 配置为 100mA，VBATCP 电流消耗增加 11mA。

则 VBATCP 总电流为： $12.76+20+11=43.76\text{mA}$ ，此计算值和 VBATCP 电流的实测值基本能够吻合，证明了计算公式的准确性。最终计算芯片功耗用实测值。

此时 VBATCP 引脚的电压为 12V，则预驱部分内部功耗粗略估算为 $12*41.86=502.32\text{mW}$ 。VBATCP 电流测量方法为将串联电阻翘起来，串入测量导线，然后用电流钳测量输入电流，最后求平均值。

如上分析，SPD1179 芯片内部总功耗为 VBAT 电源输入部分功耗和 VBATCP 电源输出功耗的总和，利用水泵参考设计方案的实测数据，得到典型应用下 SPD1179 的总功耗为 $492+502.32=0.994\text{W}$ 。

实测自研水泵常温下（环境温度 26.7°C ）满功率运行（ 84W ）稳态结温（芯片内部 PMU 温度传感器的值）为 69°C ，水泵金属散热壳体温度 61.3°C 。相对于环境温度 26.7°C ，结温温升为 42.3°C 。利用此温升数据和芯片的功耗数据，可以反推出自研水泵的结环热阻为 42.5°C/W 。

3.5 改善系统散热的措施和过温保护

3.5.1 改善 SPD1179 系统散热情况

如上分析，改善 PCB 的散热情况主要就是要降低 SPD1179 芯片的结环热阻。主要有以下思路：

- 1、增强 PCB 板的散热能力。增加 PCB 的铜满率和铜厚，增加 PCB 散热平面的过孔数量，使用高导热系数的 PCB 材料，增加 PCB 层数，PCB 开窗，或者增加焊锡等。
- 2、芯片封装设计和 EPAD 良好焊接。大面积的 EPAD 需要设计多个过孔和大地平面连接在一起，焊接的时候需要保证 EPAD 和 PCB 焊接良好，要避免过孔漏锡，焊接气泡等问题。
- 3、芯片背部地平面增加散热器。QFN 的封装散热主要是通过 EPAD 向下散热，PCB 布局的时候一般都会将 EPAD 通过过孔连接到大地上平面，然后在 PCB 底层的地平面上开窗将热量传导周周围空气中。有散热器的情况下将 PCB 的 GND 平面增加散热器进行散热，这将会大大降低芯片的结环热阻。
- 4、降低芯片内部的运行功耗。禁用芯片内部使用不到的模块，降低预驱驱动电流，降低芯片的运行主频等措施，降低芯片运行的自身功耗。

3.5.2 利用芯片内部温度传感器进行结温测量和过温保护

SPD1179 内部集成了三个温度传感器，分别是 LIN 模块温度传感器、PMU 电源管理部分温度传感器和 MCU 部分温度传感器。这些温度传感器可用于芯片结温的测量，在使用的时候请直接调用我们的例程，建议以 TPMU 为准，因为电源模块处的芯片结温是最高的。

4 SPD1179 芯片 PCB Layout 注意事项

SPD1179 是电机驱动全集成的 SOC 芯片，在 PCB 布局的时候需要按照芯片功能模块仔细进行布局，有如下检查项目请客户在 Layout 的时候首先考虑。

4.1 缩短下桥 S 极到采样电阻再到母线电容的功率路径布局

SPD1179 下桥驱动信号 LO_U/V/W 的参考地为芯片的 GND（EPAD），下桥驱动回路就包括了下桥 S 极到采样电阻，从采样电阻在返回到芯片的 GND 这一段走线，回路面积较大。下桥的 S 极到采样电阻在返回母线电容这一段走线是会走大电流的功率路径，此路径由于采用单电阻采样不可避免的会较长，所以会产生较大的走线寄生电感，在 MOSFET 开关的时候会在下桥 S 极产生寄生震荡，这个寄生震荡电压会影响到下桥 GS 驱动波形，同时也会影响到芯片 LO 引脚，所以在 PCB Layout 布局的时候就要尽量缩短三相下桥 S 极到采样电阻，返回到母线电容这个功率路径的长度，减少功率路径上的寄生电感，减少下桥 S 极的寄生震荡，降低寄生震荡对下桥 LO 驱动的影响。

如下图 4-1 和图 4-2 所示，给出了一个缩短下桥 S 极到母线电容功率路径走线长度的示意图，同时芯片地和功率地在采样电阻下端共地的原理图和 PCB Layout 示意图。

- 注意：**
- 1、首先尽量让三个下桥 S 极靠的比较近，通过粗铜皮连接在一起，最短路径连接到采样电阻上。然后采样电阻的下端和母线电容的 GND 共在一点。
 - 2、SPD1179 数字地和功率地一点接地的位置同时也放在采样电阻下端，减少下桥驱动回路面积，降低下桥 S 极功率路径上的寄生震荡对 LO 驱动信号的影响。

图 4-1：缩短下桥 S 极到采样电阻再到母线电容走线距离示意图





图 4-2：缩短下桥 S 极到采样电阻再到母线电容走线长度 PCB 示例



4.2 其他 Layout 注意事项

1、MCU 周边去耦合电容回路尽量短，每个电容有过孔到大地平面然后快速返回到芯片 EPAD，这对于 MCU 正常工作和 EMC 性能是非常关键的。

2、VBATCP 供电走线引出位置要在母线电容正极上面，不要从 MOSFET 的 D 极取电，因为 MOSFET D 极的电压有很大的开关震荡电压。同理，VBAT 的供电走线引出位置也要在母线电容正极上，在母线纹波噪声较小位置取电。这样做能够显著的降低电源噪声对芯片的影响。

3、VBATM 取电位置要尽量保证三相上桥 Vds 采样都能准确，最好单独走一根采样走线，不要和 VBATCP 电源走线用同一根线。

4、VCP-VBATCP 之间要靠近芯片放置稳压电容。

5、驱动回路面积尽量小，即 HO_U/V/W 和 VPX_U/V/W 差分走线，LO_U/V/W 到下桥 S 极到采样电阻在返回芯片 EPAD 的回路面积要尽量小。

6、为了保证下桥驱动回路面积尽量小，芯片地和功率地一点接地的位置要放在采样电阻下端，同时采样电阻的下端也就是母线电容的地，这三个地方共在一点。

7、主功率回路回路面积尽量小，在合适的螺钉接大地位置增加 X 和 Y 电容滤波。

8、尽量优化 PCB 的散热情况，增加铜满率。

9、采样电阻输出差分走线到芯片端，滤波阻容靠近芯片放置。

10、LIN 端口电容和磁珠靠近芯片放置。

5 SPD1179 芯片使用 EMC 注意事项

有如下措施可以在芯片内部或者设计之初就可以提前考虑，确保系统通过 EMC 测试。

5.1 LIN 通讯 EMC 对策

LIN 通讯主要影响低频段噪声（500k-10M），可以通过 SPD1179 LIN 模块内部集成的发射斜率控制功能，调整 LIN 信号的上升沿和下降沿的 dv/dt ，进而改善低频段辐射噪声情况。LIN 通讯需要在靠近芯片端口处增加 220pF 电容，同时 LIN 需要在靠近芯片端串联磁珠，磁珠需要在低频段如 @1M 有一定的阻抗，推荐磁珠型号为：MMZ1608B102CT 或 BLM18HE152SN1D。LIN 通讯需要在靠近芯片端增加磁珠以便于通过 BCI 200mA 等级的测试。

5.2 SPD1179 内部展频功能

SPD1179 内部电荷泵的频率为 312kHz，当使能电荷泵展频之后电荷泵频率在 156kHz 到 312kHz 之间跳变。最新的软件支持包（SDK）已经默认电荷泵展频始终打开，以便更好的通过 EMC 高频段噪声辐射测试。

芯片内部预驱的时钟频率为 40MHz（5V），这个时钟提供电流型预驱调节的时间基准，同时还有 V_{ds} 保护功能的滤波时间设置等。内部 40M 时钟会从 VDD5 电源上抽取高频电流，这些高频电流很容易引起 40M 和其倍频项的 EMC 辐射问题。所以在 PCB 设计的时候需要尽量保证 VDD5 去耦合电容正极到 VDD5 管脚和负极到 EPAD 的回路阻抗尽量小。同时 VDD5 电源尽量不要外供电，不要拉长线，VDD5 走线远离板边缘，减小天线效应。同时软件上可以实施 40MHz 时钟展频功能，协助通过 40MHz 时钟及其倍频段辐射噪声问题。

5.3 调整功率 MOSFET 开关速度解决高频噪声

一般电机控制系统高频段噪声都是由三相桥 MOSFET 开关的 dv/dt 和 di/dt 引起的，比如传导电流辐射 30M 噪声，确定方法可以通过一些大功率和小功率的区别，MOSFET 是否运行等对比测试确认是否和三相桥 MOSFET 开关动作有关系。在一些 MOSFET 的 Q_g 很小的时候，由 MOSFET 引起高频噪声可能性就越大，这个时候就可以通过增加驱动电阻或者增大 GS 电容，甚至 GD 电容，或者降低电流型驱动的驱动能力，来降低 MOSFET 的开关速度，进而通过传导辐射测试。MOSFET 的 DS 之间也可以增加适当的 RC 吸收电路。

5.4 电机定子接地或者金属壳体接地

一般电机控制系统三相 PWM 电压信号通过电机绕组就会形成天线向空间辐射低频噪声，噪声频率在辐射低频段 150k 左右。处理此类低频段开关频率辐射噪声可以通过将电机定子通过电容接 PCB 板地的措施，或者电机铁壳接 PCB 地平面的措施将电机定子线产生的低频辐射的噪声低阻抗的泄放到地平面，降低此类空间辐射。

5.5 其他 EMC 提示

调整预驱的 STATIC 电流也会影响 BCI 实验的结果，特别是在一些 MOSFET 选择的是低开启电压，如 $V_{gs(th)}$ 为 1V 左右的 MOSFET，在 BCI 高频噪声注入到电源正负线上的时候，这些高频噪声会通过 MOSFET 的 GD 电容注入到 MOSFET 的 G 极，进而可能会使 MOSFET GS 电压上升，导致 MOSFET 误开通，出现 MOSFET 烧毁或者母线电流波动等问题。此时通过增加 GS 电容或者增加芯片内部 STATIC 电流就能够将 MOSFET GS 电压稳定住，从而避免母线电流波动，或者 V_{ds} 电压误保护等问题。

6 SPD1179 芯片焊接注意事项

SPD1179 采用了目前汽车电子芯片主流的可沾锡侧翼镀层 QFN 封装形式（Wettable Flank QFN），Wettable Flank QFN 封装在标准 QFN 封装侧翼引脚切口暴露位置，通过镀锡工艺，将侧翼镀满锡，此时在焊接的时候焊锡就会爬到 QFN 封装的引脚侧边，形成圆弧爬锡，这样就可以通过 AOI 光学检测来检查芯片侧边爬锡状态，进而检查焊接的可靠性，提高生产的可靠性。

如果客户之前没有接触过这种封装的芯片，那么在焊接的时候请注意工艺参数的确认和调整，这里涉及到芯片封装图形制作，芯片的钢网图形制作（一般需要增加引脚焊盘的上锡量），焊锡的选型和焊接炉温的曲线设置，请参考《旋智 SPD1179 Wettable Flank QFN 封装焊接指导》文档。

除了可以通过 AOI 光学检测确认焊接的可靠性，SPD1179 提供了芯片内部阻抗和二极测量参数，见表 6-1 和表 6-2 所示，通过芯片的在板测试点阻抗和二极管特性测量，可以进一步判断芯片的焊接可靠性，强烈推荐客户都要做芯片焊接后的阻抗和二极管特性测量，保证芯片焊接的可靠性。

表 6-1: SPD1179 芯片内部电阻测量对照表

Items	Pin name	Normal chip(Ω)
Resistance (红色正表笔接所测管脚，黑色负表笔接 GND 或另一端) 注意：当 Pin 脚旁边接有电阻或电容时，电阻特性与参考值会有偏差	VBAT	OL
	VBATCP	OL
	VBATM	OL
	VCP	OL
	CFBOT0	OL
	CFBOT1	OL
	CFTOP0	OL
	CFTOP1	OL
	OUTH_U/V/W-VPX_U/V/W	65k/65k/65k
	OUTH_U/V/W - VCP	OL/OL/OL
	VPX_U/V/W	171k/171k/171k
	OUTL_U/V/W-GND	65K/65K/65K
	VCP-VPX_U/V/W	OL/OL/OL
	VDD5	126k-400k
	VDD5_EXT	2.5M
	VDD33	600k
	MON	OL
	LIN	OL

表 6-2: SPD1179 芯片内部二极管特性测量对照表

Items	Pin name	Normal chip(V)
Diodes (红色正 表笔接 GND 或前 端, 黑色 负表笔接 后端)	GND to VCP	0.55
	GND to VBATCP	0.55
	GND to VBATM	0.55
	GND to CFTOP0	0.61
	GND to CFTOP1	0.61
	GND to CFBOT0	0.61
	GND to CFBOT1	0.61
	VBATCP to CFTOP0	0.722
	CFTOP0 to CFTOP1	0.725
	CFTOP1 to VCP	0.722
	VBATCP to VCP	0.733
	VPX_U/V/W to VCP	0.693/0.693/0.693
	GND to LIN	OL
	GND to MON	OL
	GND to GPIO2	0.544
	GND to OUTL_U/V/W	0.634/0.634/0.634
	GND to VBAT	0.559
	GND to VDD5EXT	0.535
	GND to VDD5	0.495
	GND to VDD33	0.492
	GND to VCAP12	0.377